中新網(wǎng)上海4月3日電 (記者 陳靜)記者3日獲悉，復(fù)旦大學(xué)周鵬/包文中聯(lián)合團(tuán)隊(duì)突破二維半導(dǎo)體電子學(xué)集成度“瓶頸”，成功研制全球首款基于二維半導(dǎo)體材料的32位RISC-V架構(gòu)微處理器“無(wú)極(WUJI)”。

　　在32位輸入指令的控制下，“無(wú)極”可以實(shí)現(xiàn)最大為42億的數(shù)據(jù)間的加減運(yùn)算，支持GB級(jí)數(shù)據(jù)存儲(chǔ)和訪問(wèn)以及最長(zhǎng)可達(dá)10億條精簡(jiǎn)指令集的程序編寫(xiě)。

　　北京時(shí)間2025年4月2日深夜，相關(guān)成果發(fā)表于國(guó)際知名期刊《自然》(Nature)。據(jù)悉，歷經(jīng)國(guó)際學(xué)術(shù)界與產(chǎn)業(yè)界十余年攻關(guān)，科學(xué)家們已掌握晶圓級(jí)二維材料生長(zhǎng)技術(shù)，并成功制造出只有數(shù)百個(gè)原子長(zhǎng)度、若干個(gè)原子厚度的高性能基礎(chǔ)器件。但要將這些“原子級(jí)精密元件”組裝成完整的集成電路系統(tǒng)，卻始終受困于工藝精度與規(guī)模均勻性的協(xié)同良率控制難題。過(guò)去，最高集成度僅停留在數(shù)百晶體管量級(jí)，始終未能跨越功能性微處理器的技術(shù)門檻。

　　經(jīng)過(guò)五年技術(shù)攻關(guān)和迭代，復(fù)旦大學(xué)周鵬、包文中聯(lián)合團(tuán)隊(duì)取得突破性成果：32位RISC-V架構(gòu)微處理器“無(wú)極(WUJI)”成功問(wèn)世。該處理器通過(guò)自主創(chuàng)新的特色集成工藝，通過(guò)開(kāi)源簡(jiǎn)化指令集計(jì)算架構(gòu)(RISC-V)，在國(guó)際上實(shí)現(xiàn)了二維邏輯功能最大規(guī)模驗(yàn)證紀(jì)錄(集成5900個(gè)晶體管)，完成了從材料到架構(gòu)再到流片的全鏈條自主研發(fā)。

　　“我們用微米級(jí)的工藝做到納米級(jí)的功耗。而極低功耗的CPU可以助力人工智能更廣泛應(yīng)用?！敝荠i說(shuō)。在這些二維半導(dǎo)體集成工藝中，70%左右的工序可直接沿用現(xiàn)有硅基產(chǎn)線成熟技術(shù)，而核心的二維特色工藝也已構(gòu)建包含20余項(xiàng)工藝發(fā)明專利，結(jié)合專用工藝設(shè)備的自主技術(shù)體系，為未來(lái)的產(chǎn)業(yè)化落地鋪平道路。

　　據(jù)了解，“無(wú)極”的工藝流程非常復(fù)雜，參數(shù)設(shè)置依靠人工很難完成。引入機(jī)器學(xué)習(xí)AI賦能后，可以迅速確定參數(shù)優(yōu)化窗口，提升晶體管良率。其集成工藝優(yōu)化程度和規(guī)?；娐夫?yàn)證結(jié)果，均達(dá)到了國(guó)際同期最優(yōu)水平。

　　據(jù)悉，在技術(shù)突破方面，團(tuán)隊(duì)致力于進(jìn)一步提升二維電子器件的性能和集成度，突破當(dāng)前晶體管集成度的瓶頸，使其在更多應(yīng)用場(chǎng)景中具備更強(qiáng)的競(jìng)爭(zhēng)力。

　　在產(chǎn)業(yè)化進(jìn)程上，團(tuán)隊(duì)將加強(qiáng)與現(xiàn)有硅基產(chǎn)線技術(shù)的結(jié)合，推動(dòng)核心二維特色工藝的產(chǎn)業(yè)化應(yīng)用。通過(guò)與相關(guān)企業(yè)和機(jī)構(gòu)的合作，加快二維半導(dǎo)體電子器件從實(shí)驗(yàn)室到市場(chǎng)的轉(zhuǎn)化速度，使其能夠盡快在實(shí)際產(chǎn)品中發(fā)揮作用，滿足市場(chǎng)需求。(完)